中科院納米技術與能源研究所： 突破常規(guī)尺寸的晶體管

歸功于電子工業(yè)的飛速發(fā)展，各種處理器芯片尺寸越來越小、功能越來越強、功耗越來越低，目前三星、臺積電等公司已經(jīng)開始布局7納米工藝芯片。但是，由于短溝道效應、漏電場、電介質(zhì)的擊穿等問題的限制，低于5納米的硅晶體管還是很難制備成功。為了突破5納米限制，科學家們探索研究了基于碳納米管、半導體納米線、二維過渡金屬化合物等材料的場效應晶體管，但是這些器件的工作仍然需要依賴外部柵極電壓的調(diào)控。如果這種情況不能繼續(xù)下去，這可能意味著摩爾定律的終結(jié)，那么科學家們有什么新的解決方案呢？

中科院外籍院士、中科院北京納米能源與系統(tǒng)研究所所長、佐治亞理工學院終身講席教授王中林，在2006年發(fā)現(xiàn)了利用氧化鋅納米線受應力時產(chǎn)生的壓電電勢來調(diào)控場效應晶體管的載流子輸運特性，這種晶體管即后來所說的壓電電子學晶體管。王教授也因此提出了壓電電子學的概念，為壓電電子學領域的研究拉開了序幕，并為該領域奠定了堅實的理論基礎。

于是，科學家們將目光投向了這種新型器件——壓電電子學晶體管。壓電電子學晶體管是一種利用*不同于傳統(tǒng) CMOS 器件工作原理的新型器件。這種器件利用金屬-壓電半導體界面處產(chǎn)生的壓電極化電荷（即壓電電勢），作為柵極電壓來調(diào)控晶體管中載流子的輸運特性，目前已經(jīng)在具有纖鋅礦結(jié)構的壓電半導體材料中得到了廣泛證實。這種二端結(jié)構的晶體管，不但創(chuàng)新地利用界面調(diào)控替代了傳統(tǒng)的外部溝道調(diào)控，而且還很有可能打破溝道寬度的限制。

日前，在王中林院士與西安電子科技大學秦勇教授的指導下，中科院北京納米能源與系統(tǒng)研究所科研人員王龍飛、劉書海等制備了一種新型的超薄氧化鋅壓電晶體管，將壓電電子學效應引入到二維超薄非層狀壓電半導體材料中。

制備過程是這樣的：科研人員利用電子書曝光技術在基底材料制備金屬電極，然后將超薄氧化鋅轉(zhuǎn)移到電極上去，后頂層制備一層金屬電極，形成一種金屬/半導體/金屬三明治結(jié)構的壓電晶體管。如下圖所示：

 壓電晶體管詳細結(jié)構圖：(a)具有纖鋅礦結(jié)構的超薄氧化鋅結(jié)構示意圖；(b)超薄氧化鋅的側(cè)面結(jié)構示意圖；(c)超薄氧化鋅的壓電效應；(d)基于二維氧化鋅的超薄壓電電子學晶體管的示意圖。

那么，這種壓電晶體管是怎么工作的呢？下面這幅圖是壓電電子學的原理圖，當外界施加一個壓力迫使氧化鋅納米片發(fā)生形變，從而導致內(nèi)部正負電荷中心不重合，上下表面產(chǎn)生壓電極化電荷（即壓電電勢）。

壓電電子學晶體管的工作原理：(a) 超薄氧化鋅壓電電子學晶體管的側(cè)面示意圖；(b) 不同壓強下超薄壓電晶體管中載流子的輸運特性；(c) 壓電電子學的原理；(d) 超薄氧化鋅壓電電子學晶體管的電流實時測量。

一般說來，負壓電極化電荷會吸引金屬-半導體界面附近的空穴，而導致界面處勢壘高度降低，而正壓電極化電荷則可以消耗金屬-半導體界面附近的空穴，導致界面處勢壘高度增加。應力誘導的壓電極化電荷的極性造成上下金屬-半導體界面勢壘高度的反向調(diào)控，從而導致超薄壓電電子學晶體管的電學輸運的各向異性變化。壓電勢的大小和極性取決于壓電半導體的晶體取向和應力大小和方向。

因此，金屬-半導體界面處的載流子的傳輸可以通過對外部應力的控制來實現(xiàn)。這便是壓電電子學晶體管可以通過機械信號來作為控制信號，而無需外加門極電壓的原因，并且通過將兩個超薄壓電電子學晶體管串聯(lián)實現(xiàn)了簡易的壓力調(diào)控的邏輯電路。

應力調(diào)控的壓電電子學邏輯電路

研究人員通過一種異于常規(guī)的方法開發(fā)出了這種具有?2納米物理溝道的超薄氧化鋅壓電電子學晶體管，突破了常規(guī)方法制備的晶體管的尺寸極限。將壓電功能和晶體管相結(jié)合，這項研究證實了壓電極化電荷在超短溝道中“門控”效應的有效性，該器件不需要外部柵電極或任何其它在納米級長度下具有挑戰(zhàn)性的圖案化工藝設計。該項工作為深入理解具有超短溝道的高性能晶體管的開發(fā)奠定了基礎，同時證明了超薄壓電材料在下一代電子產(chǎn)品中的潛在應用前景，為壓電領域?qū)で蟮妮p量化、高能量密度化開辟了新途徑。